Fachbereich Informatik Praktikum und Werkstatt Technische Informatik (PWTI)

Lösungsvorschläge zu den Aufgaben der Nachklausur im SS 2001


(am 15. September 2001)

Kurs 1707 "Technische Informatik I"

Zu Aufgabe 1:

(15 Punkte)

Gesucht ist ein Codierer zur Ansteuerung einer 7-Segment-Anzeige, mit dem nur die Darstellung der hexadezimalen Ziffern A bis F ermöglicht werden soll. Zusätzlich soll die Anzeige auch abgeschaltet werden können. Das folgende Bild zeigt den Aufbau einer 7-Segment-Anzeige, die Benennung der Segmente mit a,..,g sowie die Darstellung der hexadezimalen Ziffern A,..,F:



a) Ergänzen Sie die folgende Wertetabelle:

 $c = (X3 \land \overline{X2} \land X1) \lor (X3 \land X2 \land \overline{X1} \land X0)$

Darstel-			Anze	igeseg	mente)			BCD-	Code	
lung	а	b	С	d	е	f	g	X3	X2	X1	X0
											: : -, :
aus	0	0	0	0	0	0	0	0	0	0	0
Α	1	1	1	0	1	1	1	1	0	1	0
8	0	0	1	1	1	1	1	1	0	1	1
C ·	0	0	0	1	1	0	1	1	1	0	0
D	0	1	1	1	1	0	1	1	1	0	1
E	1	0	0	1	1	1	1	1	1	1	0
F	1	0	0	0	1	1	1	1	1	1	1

b) Stellen Sie die Funktionsgleichungen für die Ausgangsvariablen a, b und c auf und wandeln Sie sie durch algebraische Umformungen in eine möglichst kurze DNF um. Benennen Sie jeden Umformungsschritt.

$$a = \left(X3 \wedge \overline{X2} \wedge X1 \wedge \overline{X0}\right) \vee \left(X3 \wedge X2 \wedge X1 \wedge \overline{X0}\right) \vee \left(X3 \wedge X2 \wedge Verschmelzung\right)$$

$$a = \left(X3 \wedge \overline{X2} \wedge X1 \wedge \overline{X0}\right) \vee \left(X3 \wedge X2 \wedge X1\right)$$

$$a = X3 \wedge X1 \wedge \left(\left(\overline{X2} \wedge \overline{X0}\right) \vee X2\right) = X3 \wedge X1 \wedge \left(\overline{X0} \vee X2\right)$$

$$a = \left(X3 \wedge X1 \wedge \overline{X0}\right) \vee \left(X3 \wedge X2 \wedge X1\right) = X3 \wedge X1 \wedge \left(\overline{X0} \vee X2\right)$$

$$b = \left(X3 \wedge \overline{X2} \wedge X1 \wedge \overline{X0}\right) \vee \left(X3 \wedge X2 \wedge \overline{X1} \wedge X0\right)$$


$$Verschmelzung$$

$$c = \left(X3 \wedge \overline{X2} \wedge X1 \wedge \overline{X0}\right) \vee \left(X3 \wedge \overline{X2} \wedge X1 \wedge X0\right) \vee \left(X3 \wedge X2 \wedge \overline{X1} \wedge X0\right)$$

$$Verschmelzung$$

¹ Die BCD-Ziffer ,0' (0000) wird hier zum Ausschalten der Anzeige benutzt – anders als in gewöhnlichen 7-Segment-Anzeigen..

c) Stellen Sie jeweils mit Hilfe eines Karnaugh-Diagramms die Funktionsgleichungen der Ausgangsvariablen d, e, f und g in Form einer DNF auf. Markieren Sie dabei in den Karnaugh-Diagrammen die "don't care"-Terme mit einem "-" und lassen Sie diese in die Funktionsgleichung mit einfliessen, soweit dies eine Vereinfachung ergibt:




$$d = (\overline{X0} \land X2) \lor (X0 \land \overline{X2}) \lor (X2 \land \overline{X1}) = (X0 \langle + \rangle X2) \lor (X2 \land \overline{X1})$$

$$e = X3$$

$$f = X1$$

$$g = X3 = e$$

d) Zeichnen Sie zu den von Ihnen gewonnenen Schaltfunktionen das Schaltnetz des gesuchten Codierers.



Zu Aufgabe 2:

(15 Punkte)

Gegeben seien die Funktionen F und G mit

$$F = A < + > (B \land C \lor \overline{B} \land \overline{C}) < + > A \land \overline{B \land \overline{C} \lor \overline{B} \land C}$$

$$G = A \lor (B < -> C)$$

a) Stellen Sie durch algebraische Umformungen der Funktion F die Gleichheit zwischen den gegebenen Funktionen F und G fest. Wenden Sie pro Umformungsschritt jeweils nur eine Regel bzw. Formel an.

$$F = A < + > (B \land C \lor \overline{B} \land \overline{C}) < + > A \land \overline{B} \land \overline{C} \lor \overline{B} \land \overline{C}$$

$$= A < + > (B \land C \lor \overline{B} \land \overline{C}) < + > A \land \overline{B} < + > \overline{C}$$

$$= A < + > (B \land C \lor \overline{B} \land \overline{C}) < + > A \land (B < - > C)$$

$$= A < + > (B < - > C) < + > A \land (B < - > C)$$

$$= A \lor (B < - > C) = G$$


b) Wandeln Sie die Funktion F so um, daß sie ausschließlich aus Äquivalenz- und UND-Verknüpfungen sowie Negationen besteht. (Sie können mit einer bereits in Aufgabe 2 a) ermittelten Form der Funktion F beginnen.)

$$F = A < + > (B < - > C) < + > A \land (B < - > C)$$

$$= \overline{A < - > (B < - > C)} < + > A \land (B < - > C)$$

$$= \overline{A < - > (B < - > C)} < + > A \land (B < - > C)$$

c) Zeichnen Sie die von Ihnen in Aufgabe 2 b) gewonnene Schaltfunktion F.



Zu Aufgabe 3:

(20 Punkte)


Gegeben sei die Realisierung eines synchronen 4-bit-Dualzählers aus JK-Master-Slave-Flipflops und logischen Grundschaltungen (UND, ODER, NICHT, Antivalenz,...). Dieser Zähler soll so erweitert werden, daß er in Abhängigkeit von zwei Steuersignalen \$1, \$0 die folgenden Funktionen erfüllt:

S1 S() AS	Funktion
0 0	R	Rücksetzen auf den Zustand ,0' (0000)
0 1	S	Speichern des Zustands, keine Zustandsänderung
1 0	D	Dezimalzähler 0,,9 (0000,,1001)
1 1	Н	Dualzähler 0,,F (0000,,1111)

Dabei sollen die folgenden Restriktionen eingehalten werden:


- die JK-Flipflops verfügen über keine statischen Setz/Rücksetzeingänge,
- der Takt wird ohne jede Veränderung direkt auf die Takteingänge der Flipflops gelegt,
- beim Wechsel vom Dualzählermodus in den Dezimalzählermodus soll in den Zustand 0' (0000) gesprungen werden, wenn der Zähler vor dem Wechsel keine Dezimalzahl ausgegeben hat, also in einem der Zustände A,...,F (1010,...,1111) war. Sonst soll der folgende Dezimalwert ausgegeben werden.
- a) Geben Sie zunächst eine Schaltung zur Decodierung der Steuereingänge in die vier in der oben stehenden Tabelle angegebenen Auswahlsignale (R, S, D, H) an.

Es handelt sich um einen einfachen 'Adreßdecoder', der - in Abhängigkeit von S1, S0 - eine 1-aus-4-Auswahl trifft.




b) Ergänzen Sie die folgende Schaltung zu einem synchronen 4-bit-Dualzähler.

Die Zustandstabelle zeigt, daß ein Flipflop genau dann seinen Zustand ändert, wenn alle links von ihm liegenden Flipflopausgänge Qi den Wert '1' haben. Dies wird durch die UND-Gatter abgefragt. J=K=1 führt beim JK-Flipflop zu der gewünschten Zustandsänderung.



c) Ergänzen Sie Ihre Schaltung aus b) so, daß sie die geforderten zusätzlichen Funktionen (R, S, D) erfüllt. Verwenden Sie dazu die Signale aus Teil a). Begründen Sie Ihre Lösung.



Herleitungen:

Funktion R (Reset):

Das Rücksetzen aller Flipflops mit dem nächsten Takt (!) erreicht man, indem man für R=1 an die J-Eingänge eine '0' über ein UND-Gatter mit negiertem Eingang und in die K-Eingänge über ein ODER-Gatter eine '1' anlegt. (R wird über eine ODER-Schaltung zugeführt, da auch im Dezimalzählermodus die Flipflops gelöscht werden müssen, s.u. Das Oder-Gatter vor K0 von FF0 kann übrigens noch entfallen, wenn man S invertiert direkt mit K0 verbindet.)

Funktion S (Speichern):

Das Speichern des augenblicklichen Zustands eines Flipflops über das Signal S kann erreicht werden, wenn der Zustand seines 'linken' Nachbarn nicht mehr auf seine Eingänge J, K durchgeschaltet und stattdessen beide Eingänge auf den Wert J=K=0 gelegt werden. Im Bild ist dazu das negierte Signal S verwendet worden, das über ein UND-Gatter das Ausgangssignal Q0 des FF0 und über die folgende Kette von UND-Gattern auch alle anderen Ausgänge Qi sperrt.

Funktion D (Dezimalzähler):

Aus den Zuständen 9,...,F (1001,...,1111) muß in den Zustand '0' gesprungen werden. Diese Zustände werden durch die Funktion

$$Q3 \wedge (Q2 \vee Q1 \vee Q0)$$


angezeigt. Diese Funktion wird durch das Dreifach-ODER und Dreifach-UND (an das auch das Auswahlsignal D gelegt ist) am unteren Rand der Zeichnung erzeugt. Ein Anliegen eines der genannten Zustände führt beim nächsten Taktsignal zum oben beschriebenen Rücksetzen aller Flipflops.

Funktion H ('Hexadezimalzähler'):

Dies ist die Grundfunktion des synchronen Dualzählers, für die keine besonderen Schaltungsmaßnahmen ergriffen werden müssen. (Natürlich sind auch Lösungen möglich, bei denen das Signal H explizit verwendet wird.)

Zu Aufgabe 4: (20 Punkte)

Gegeben sei das folgende synchrone Schaltwerk mit dem Eingangssignal X und dem Ausgangsvektor $\underline{Y} = (Q2, Q1, Q0)$.



a) Um welchen Typ eines Schaltwerks handelt es sich ? (Moore, Mealy, ...) Begründen Sie Ihre Antwort.

Es handelt sich um einen Moore-Automat, da die Ausgangsfunktion $\underline{Y} = (Q2, Q1, Q0)$ nur vom Zustand der Schaltung, nicht direkt vom Eingangssignal X abhängt.

b) Ermitteln Sie aus der Zeichnung die Ansteuerfunktionen für die Flipflops:

$$J0 = X$$

$$, K0 = J0 = X$$

$$J1 = X \land Q0 \lor \overline{X} \land \overline{Q1}$$

$$, K1 = X \land Q0 \lor \overline{X} \land Q1$$

$$J2 = X \land Q0 \land Q1 \lor \overline{X} \land (Q1 < -> Q2)$$

$$K2 = X \land Q0 \land Q1 \lor \overline{X} \land (\overline{Q1} < -> \overline{Q2})$$

- c) Tragen Sie die Ansteuerfunktionen Ji, Ki in die Zustandstabelle auf dem folgenden Lösungsblatt ein und ermitteln Sie die Folgezustände Q2⁺, Q1⁺, Q1⁺, s.u.
- d) Ergänzen Sie den Zustandsgraphen auf dem Lösungblatt durch die Übergänge zwischen den Zuständen und den jeweiligen Wert des Ausgangsvektors Y. s.u.
- e) Beschreiben Sie kurz, welche Funktion die Schaltung ausführt.


Die Schaltung stellt für X = 1 einen synchronen 3-bit-Dualzähler dar. Für X = 0 zählt sie jeweils in Zweier-Schritten rückwärts, also in den Zyklen 0-6-4-2-0... oder 7-5-3-1-7....

Lösungsblatt zu Aufgabe 4:

Zu c) Zustandstabelle

Nr.	X	Q2	Q1	Q0	Q2 [†]	Q1 [†]	Q0 [†]	J2	K2	J1	K1	J0	K0
0	0	0	0	0	1	1	0	1	0	1	0	0	0
1	0	0	0	1	1	1	ii	1	0	1	0	0	0
2	0	0	1	0	0	0	0	0	1	0	1	0	0
3	0	0	1	1	0	0	1	0	1	0	1	0	0
4	0	1	0	0	0	1	0	0	1	1	0	0	0
5	0	1	0	1	0	1	1	0	1	1	0	0	0
6	0	1	1	0	1	0	0	1	0	0	1	0	0
7	0	1	1	1	1	0	1	1	0	0	1	0	0
8	1	0	0	0	0	0	1	0	0	0	0	1	1
9	1	0	0	1	0	1	0	0	0	1	1	1	1
10	1	0	1	0	0		1	0	0	0	0	1	1
11	1	0	1	1	1	0	0	1	1	1	1	1	1
12	1	1	0	0	1	0	1	0	0	0	0	1	1
13	1	1	0	1	1		0	0	0	1	1	1	1
14	1	1	1	0	1	1	1	0	0	0	0	1	1
15	1	1	1	1	0	0	0	1	1	1	1	1	1

Zu d) Zustandsgraph



Zu Aufgabe 5:

(10 Punkte)

Welche der folgenden Aussagen sind richtig?

a)		(semi-)synchr						
	schl	ossenen Kom	onenten	die Einl	haltung de	erselb	en str	engen
	Anfo	orderungen an	ihre Zugri	ffsgesch	windigkeit	i.		
4130 454		l. READY-Sign		CALLECTE H SCAPEFIG SI-SI-FI SE SE		237945444		

ja nein

b) Die <u>Assemblerbefehle</u> ,logisches Linksschieben' (LSL) und ,arithmetisches Linksschieben' (ASL) k\u00f6nnen in denselben Maschinenbefehl \u00fcbersetzt werden. Beide Befehle bewirken dieselbe Operation des Rechenwerks. X

c) Ein Registersatz unterscheidet sich von einem kleinen Schreib-Lesespeicher (RAM) nur dadurch, daß er mit auf dem Prozes-

X

sorchip integriert ist.
Viele Sonderfunktionen möglich: Rücksetzen, Mehrfachzugriff, Zählen, gleichzeitiger Schreib/Lesezugriff, etc.

d) Ein 8-bit-Indexregister IR verfüge über die Möglichkeiten der automatischen Modifikation ,autoinkrement / autodekrement' und Skalierung. Welcher Wert W wird zur Adreßberechnung verwendet, wenn IR=\$1E, Skalierungsfaktor m = 8 und predekrement mit n = 2 gewählt wird ?

W = (\$1E-2)*8 = \$E0 (\$1C 3 mal linksschieben)

- e) Das IEEE-754-Format zur Berechnung von Gleitpunktzahlen unterscheidet sich hauptsächlich durch die beiden folgenden Eigenschaften von der "normalen" Darstellung von (binären) Gleitpunktzahlen durch Vorzeichen, Mantisse und Exponent:
 - Anstelle des Exponenten wird die Charakteristik berechnet, die aus der Verschiebung des Exponenten in den positiven Zahlenbereich entsteht.
 - 2. Die höchstwertige '1' der Mantisse wird vor den Dezimalpunkt verschoben und nicht dargestellt.
- f) Die Verwaltung großer Registersätze in Form von **überlappenden Registerbänken** bietet insbesondere die folgenden beiden Vorteile:
 - 1. Für die Parameterübergabe zwischen aufrufendem und aufgerufenem Programmteil müssen keine Registerinhalte transferiert werden.
 - Die Register in einer Bank k\u00f6nnen durch eine kurze relative Adresse selektiert werden.

Zu Aufgabe 6:

(20 Punkte)

a) i)

Die zwei vorzeichenbehafteten 8-bit-Zahlen A_8 = \$63, B_8 = \$A7 (im Zweierkomplement) sollen so in 16-bit-Zahlen A_{16} , B_{16} umgewandelt werden, daß sich ihr Wert nicht ändert. Geben Sie A_{16} , B_{16} an und begründen Sie Ihre Lösung!

$$A_{16} = $0063$$

Begründung:

Das Vorzeichen der Zahl muß erhalten bleiben. Im Zweierkomplement müssen dazu alle höherwertigen Bits mit dem Vorzeichenbit gefüllt werden (Sign Extension).

ii)
Stellen Sie die Zahl Z = - 464 im 32-bit-Gleitpunktformat des IEEE-754Standards in hexadezimaler Form dar (Rechnung angeben!). Tragen Sie sie in den folgenden Zahlenrahmen ein und kennzeichnen Sie die einzelnen Bitfelder!

iii)
Stellen Sie die Zahl Z = - 464 im 64-bit-Gleitpunktformat des IEEE-754Standards in hexadezimaler Form dar (Rechnung angeben !).

$$Z_{64} = (-1)^{1} \cdot 2^{1023+8} \cdot (1.110100....)_{2}$$

= $(-1)^{1} \cdot 2^{1024+7} \cdot (1.110100....)_{2}$
 $\Rightarrow Z_{64} = \$ \text{ CO7D } 0000 0000 0000$

b) Ein Mikroprozessor besitze einen 8-bit-Datenbus und einen 16-bit-Adreßbus. Adressen werden im Speicher im Little-Endian-Format abgelegt. Der Bezugspunkt für die Berechnung Programmzähler-relativer Adressen bei Sprung- und Verzweigungsbefehlen ist die Adresse des OpCodes des nachfolgenden Befehls. Geben Sie für die unten stehende Befehlsfolge jeweils den Wert des Programmzählers PC nach der Ausführung der Sprung- und Verzweigungsbefehle an. Gehen Sie dabei aus von der Registerbelegung:

und dem Speicherausschnitt²:

A460	A461	A462	A463	A464	A465	A466	A46	j7 /	4468	A469	A46A	A46B	A46C	A46D	A46E	A46F
7F	30	AB	D0	34	FF	00	40)	C1	5F	45	20	В6	ED	CC	32
				4.					2.				5.			

Befehlsfolge³:

Nr.	Adresse	.	Befehl	gesuchter PC	Begründung
1	\$A400	JMP	\$A300	\$A300	Neuer PC direkt als absolute Adresse im Befehl angegeben
2	\$A403	JMP	(\$A467)	\$C140	Indirekter Sprung. In den Speicherstellen \$A467, \$A468 steht die Adresse \$C140
3	\$A406	CMP	R0, R1	\$A408	Vergleichsergebnis hängt von Interpretati- on der Zahlen ab (vorzeichenbehaftet/vor- zeichenlos)
4	\$A408	BHI	\$5A (PC)	\$A464	Vorzeichenlos: R0=\$A3 > R1=\$6F, daher wird BHI ausgeführt: \$A40A + \$5A
5	\$A40A	СМР	R0, R1	\$A40C	Vergleichsergebnis hängt von Interpretation der Zahlen ab (vorzeichenbehaftet/vorzeichenlos)
6	\$A40C	BLT	(\$5D(PC))	\$B620	vorzeichenbehaftet: R0=\$A3 < R1=\$6F, BLT ausgeführt: (\$A40E + \$5D)=(\$A46B)
7	\$A40E	СМР	R2, R3	\$A410	Vergleichsergebnis hängt von Interpretati- on der Zahlen ab (vorzeichenbehaftet/vor- zeichenlos)
8	\$A410	BSRGT	\$5E (PC)	\$A412	Vorzeichenbehaftet: R2=\$97 < R3=\$BF, BSRGT <u>nicht</u> ausgeführt: PC=\$A412
9	\$A412	NOP		\$A413	

³ Das 'Programm' ist für sich sinnlos. Es geht hier nur um die Adreßberechnungen.

² Zur Vereinfachung werden hexadezimale Adressen und Daten ohne "\$" geschrieben.

c) Ein MMX-Rechenwerk stellt die parallele vorzeichenlose Vergleichsoperation ,>' (größer als - gt, nach Bild 6.8-13 in KE6) sowie die bitweise, parallel ausgeführten logischen Operationen A (und, PAND), V (oder, POR), <+> (Antivalenz, PXOR) zur Verfügung. Die ebenfalls bitweise ausgeführte logische Operation -A (Inhibition, PANDN) invertiert zunächst den "linken" Operanden und bildet dann die Und-Verknüpfung mit dem "rechten" Operanden. Die Operationen (,op') werden im Drei-Adreßformat auf den Inhalten der 64-bit-MMX-Register Rn ausgeführt:

Durch den Zweiadreß-Befehl MOVQ Ri,<Datum> kann ein Register mit einem Speicherwort, einem Registerinhalt oder einem unmittelbaren Wert (#\$....) geladen und insbesondere eine Kopie eines Registerinhalts angefertigt werden.

Geben Sie für die Anfangsbelegung der Register R0, R1 mit jeweils vier 16-bit-Wörtern

$$R0 = (\$073F,\$A0A0,\$6324,\$370A), R1 = (\$A37F,\$827A,\$2F3E,\$8520)$$

eine Folge von logischen Befehlen und MOV-Befehlen an, durch die in einem Register

- in den beiden h\u00f6herwertigen (,linken') 16-bit-W\u00f6rtern die Maxima,
- in den beiden niederwertigen (,rechten') 16-bit-Wörtern Minima von R0 und R1 abgelegt werden, wobei Maxima und Minima elementeweise über R0, R1 ermittelt werden.

Nr.		Befehl	Bemerkung
1	MOVQ	R4, R1	Kopie von R1 anlegen
2	MOVQ	R3, R0	Kopie von R0 anlegen
3	PCMPGTW	R3, R4	R0, R1 wortweise auf größer vergleichen
4	MOVQ	R2,#\$00000000 FFFFFFF	Maske zum Invertieren des Vergleichsergeb- nisses in den unteren beiden Wörtern
5	PXOR	R3, R2	Vergleichsergebnis in unteren Stellen inv.
6	PAND	R0, R3	In R0 in den höheren Wörtern die Maxima, in den niedrigen die Minima bestimmen
7	PANDN	R3, R1	In R1 in den höheren Wörtern die Maxima, in den niedrigen die Minima bestimmen
8	POR	R0, R3	Beide Register ver-'odern', Ergebnis in R0
9			
10			